• Documents
  • Authors
  • Tables
  • Log in
  • Sign up
  • MetaCart
  • DMCA
  • Donate

CiteSeerX logo

Tools

Sorted by:
Try your query at:
Semantic Scholar Scholar Academic
Google Bing DBLP
Results 1 - 10 of 29,347
Next 10 →

Table 2: CBM values for planned and actual designs.

in Does the Code Match the Design? A Process for Architecture Evaluation
by Roseanne Tesoriero Tvedt, Patricia Costa, Mikael Lindvall

Table 10: Comparison with actual designs for EWF example - II

in A Unified Lower Bound Estimation Technique for High-Level Synthesis
by Seong Yong Ohm, Fadi J. Kurdahi , Nikil Dutt
"... In PAGE 4: ... : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : 41 13 Algorithm for refining the bus estimates. : : : : : : : : : : : : : : : : : : : : : : : : : : : : 42 14 Dependency between the different types of resources : : : : : : : : : : : : : : : : : : : : : 43 15 The Structure of the estimation system : : : : : : : : : : : : : : : : : : : : : : : : : : : : : 44 16 Comparison with actual designs for EWF example - I (Table 9) : : : : : : : : : : : : : : : : 57 17 Comparison with actual designs for EWF example - II ( Table10 ) : : : : : : : : : : : : : : : 58 18 Comparison with actual designs for EWF example - III (Table 11) : : : : : : : : : : : : : : : 59 19 Comparison with actual designs for AR filter (Table 12) : : : : : : : : : : : : : : : : : : : : 60 20 Comparison with actual designs for DCT example - I (Table 13) : : : : : : : : : : : : : : : : 61 21 Comparison with actual designs for DCT example - II (Table 14) : : : : : : : : : : : : : : : 62... ..."

Table 11: Comparison with actual designs for EWF example - III

in A Unified Lower Bound Estimation Technique for High-Level Synthesis
by Seong Yong Ohm, Fadi J. Kurdahi , Nikil Dutt
"... In PAGE 4: ... : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : 41 13 Algorithm for refining the bus estimates. : : : : : : : : : : : : : : : : : : : : : : : : : : : : 42 14 Dependency between the different types of resources : : : : : : : : : : : : : : : : : : : : : 43 15 The Structure of the estimation system : : : : : : : : : : : : : : : : : : : : : : : : : : : : : 44 16 Comparison with actual designs for EWF example - I (Table 9) : : : : : : : : : : : : : : : : 57 17 Comparison with actual designs for EWF example - II (Table 10) : : : : : : : : : : : : : : : 58 18 Comparison with actual designs for EWF example - III ( Table11 ) : : : : : : : : : : : : : : : 59 19 Comparison with actual designs for AR filter (Table 12) : : : : : : : : : : : : : : : : : : : : 60 20 Comparison with actual designs for DCT example - I (Table 13) : : : : : : : : : : : : : : : : 61 21 Comparison with actual designs for DCT example - II (Table 14) : : : : : : : : : : : : : : : 62... ..."

Table 12: Comparison with actual design for AR filter example

in A Unified Lower Bound Estimation Technique for High-Level Synthesis
by Seong Yong Ohm, Fadi J. Kurdahi , Nikil Dutt
"... In PAGE 4: ... : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : 41 13 Algorithm for refining the bus estimates. : : : : : : : : : : : : : : : : : : : : : : : : : : : : 42 14 Dependency between the different types of resources : : : : : : : : : : : : : : : : : : : : : 43 15 The Structure of the estimation system : : : : : : : : : : : : : : : : : : : : : : : : : : : : : 44 16 Comparison with actual designs for EWF example - I (Table 9) : : : : : : : : : : : : : : : : 57 17 Comparison with actual designs for EWF example - II (Table 10) : : : : : : : : : : : : : : : 58 18 Comparison with actual designs for EWF example - III (Table 11) : : : : : : : : : : : : : : : 59 19 Comparison with actual designs for AR filter ( Table12 ) : : : : : : : : : : : : : : : : : : : : 60 20 Comparison with actual designs for DCT example - I (Table 13) : : : : : : : : : : : : : : : : 61 21 Comparison with actual designs for DCT example - II (Table 14) : : : : : : : : : : : : : : : 62... ..."

Table 13: Comparison with actual designs for DCT example - I

in A Unified Lower Bound Estimation Technique for High-Level Synthesis
by Seong Yong Ohm, Fadi J. Kurdahi , Nikil Dutt
"... In PAGE 4: ... : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : 41 13 Algorithm for refining the bus estimates. : : : : : : : : : : : : : : : : : : : : : : : : : : : : 42 14 Dependency between the different types of resources : : : : : : : : : : : : : : : : : : : : : 43 15 The Structure of the estimation system : : : : : : : : : : : : : : : : : : : : : : : : : : : : : 44 16 Comparison with actual designs for EWF example - I (Table 9) : : : : : : : : : : : : : : : : 57 17 Comparison with actual designs for EWF example - II (Table 10) : : : : : : : : : : : : : : : 58 18 Comparison with actual designs for EWF example - III (Table 11) : : : : : : : : : : : : : : : 59 19 Comparison with actual designs for AR filter (Table 12) : : : : : : : : : : : : : : : : : : : : 60 20 Comparison with actual designs for DCT example - I ( Table13 ) : : : : : : : : : : : : : : : : 61 21 Comparison with actual designs for DCT example - II (Table 14) : : : : : : : : : : : : : : : 62... ..."

TABLE 3. Actual design errors and the corresponding dominated modeled errors for DLX.

in High-Level Design Verification of Microprocessors via Error Modeling
by David Van Campenhout, Hussain Al-asaad, John P. Hayes, Trevor Mudge, Richard B. Brown 1998
Cited by 18

TABLE 3. Actual design errors and the corresponding dominated modeled errors for DLX.

in High-Level Design Verification of Microprocessors via Error Modeling
by David Van Campenhout, Hussain Al-asaad, John P. Hayes, Trevor Mudge, Richard B. Brown 1998
Cited by 18

TABLE 3. Actual design errors and the corresponding dominated modeled errors for DLX.

in High-Level Design Verification of Microprocessors via Error Modeling
by David Van Campenhout, Hussain Al-asaad, John P. Hayes, Trevor Mudge, Richard B. Brown 1998
Cited by 18

TABLE 3. Actual design errors and the corresponding dominated modeled errors for DLX.

in High-Level Design Verification of Microprocessors via Error Modeling
by David Van Campenhout, Hussain Al-asaad, John P. Hayes, Trevor Mudge, Richard B. Brown 1998
Cited by 18

TABLE 3. Actual design errors and the corresponding dominated modeled errors for DLX.

in High-Level Design Verification of Microprocessors via Error Modeling
by David Van Campenhout, Hussain Al-asaad, John P. Hayes, Trevor Mudge, Richard B. Brown 1998
Cited by 18
Next 10 →
Results 1 - 10 of 29,347
Powered by: Apache Solr
  • About CiteSeerX
  • Submit and Index Documents
  • Privacy Policy
  • Help
  • Data
  • Source
  • Contact Us

Developed at and hosted by The College of Information Sciences and Technology

© 2007-2019 The Pennsylvania State University